Ieejas līmenī simulācija setup un turiet laiks

N

nsudharrao90

Guest
Hi everybody, paskaidrojiet man, ka ir svarīgi GLS (ieejas līmenī simulācija) un skaidri paskaidrojiet man dažādos veidos likvidēšanu, kas izveidota laika un turiet laikam pārkāpumu? Paldies jau iepriekš. - Sudharsanam.
 
Parasti lieliem dizainu, piemēram, procs, DSP ieejas līmenī simulācija ir grūti un laikietilpīgs process. Tāpēc tik lieli dizaina pārbauda STA. Tātad, ja esat pārliecināts, ka jūsu dizains tika sintezēts pareizi (formalitāte pārbaude ir izturēta, un RTL funkcionalitāte bija OK), un, ja Jūsu dizains ir liels, tad es uzskatu, ka nav obligāti, lai palaistu ieejas līmenī simulāciju.
 
Parasti lieliem dizainu, piemēram, procs, DSP ieejas līmenī simulācija ir grūti un laikietilpīgs process. Tāpēc tik lieli dizaina pārbauda STA. Tātad, ja esat pārliecināts, ka jūsu dizains tika sintezēts pareizi (formalitāte pārbaude ir izturēta, un RTL funkcionalitāte bija OK), un, ja Jūsu dizains ir liels, tad es uzskatu, ka nav obligāti, lai palaistu ieejas līmenī simulācijas
. STA uzzina, visi ceļi pārkāpj setup un turiet nosacījumi ... Parasti uzstādīšana ir pārbaudīts, ņemot visnelabvēlīgākajos apstākļos un turiet, izmantojot labākos nosacījumus ... Basic veids, kā noteikt setup ir samazināt datapath kavēšanās un sagrozīšanu pulksteni uztveršanas ... Par turiet pieaugumu datapath kavēšanās ..
 

Welcome to EDABoard.com

Sponsor

Back
Top