Help Vhdl

B

Boom

Guest
hi,

Es esmu Newbie ar vhdl un es vēlos palīdzēt plz.

Man ir jādara auto counter.
konkrētāki: kad es nospiediet pogu, tad displejs (kas man ir novietoti uz produkciju) saņemt sāk skaits 0 līdz 9.Ir iespējams sniegt piemēru?

Es esmu strādā pie Spartan-3e.

Paldies jau iepriekš!

 
Ja jums ir jādara counter par projektu, tad jums ir jābūt grāmatu par VHDL.Ir grāmata piemērs counter šajā un ja dažas ārkārtīgi maza iespēja, nav counter piemēru jums ir mest šo grāmatu prom.

Kad esat atrast counter piemēram, jūsu textbook, tad viss, kas jums jādara, ir vieta, stāvoklis, jūsu procesā, kas aktivizēs jūsu counter.

E

 
Ceru, ka tas jums palīdzēs ... bet jums ir iemācīties vhdl vispirms ... thenonly varat rakstīt ode, kas ir piemērots Jums ...

BIBLIOTĒKA IEEE;
IZMANTOŠANA ieee.std_logic_1164.all;
IZMANTOŠANA ieee.std_logic_arith.all;
izmantot ieee.std_logic_unsigned.all;

STRUKTŪRVIENĪBAS counter IS
ports (CLK, re: ar std_logic;
q: no std_logic_vector (3 downto 0)

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Piemiedz ar aci" border="0" />

;
END STRUKTŪRVIENĪBAS counter;

ARHITEKTŪRA ARS apkarošanas IS
signāls s_q: std_logic_vector (3 downto 0);
BEGIN
process (CLK, s_q)
sāktja rising_edge (CLK), tad
s_q <= s_q "0001";
beidzas, ja;
q <= s_q;

gala procesa;END ARHITEKTŪRA ARS;

 
hi lordsathish,

paldies par jūsu palīdzību!
Es nozvejotas "(3 līdz 0)"

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Loti laimīgs" border="0" />

!
Vai jūs varat man pateikt plz kur ir atšķirīgas "ja CLK = 1 un clk'event = 1, tad ..."ar "ja rising_edge (CLK), tad .."?

Paldies vēlreiz!

 
Quote:

Vai jūs varat man pateikt plz kur ir atšķirīgas "ja CLK = 1 un clk'event = 1, tad ..."
ar "ja rising_edge (CLK), tad .."?
 
Vai paskatīties uz xilinx ISE uz docs ABL katalogs par "kodēšanas paņēmienus"

 

Welcome to EDABoard.com

Sponsor

Back
Top