HELP: CMOS Power IO circuit (jauda suuply pad, VDDPST)

S

santhosh.mandugula

Guest
Sveiki visiem,
Es daru piegādi izkārtojumu Power spilventiņu VDDPST piegādi (man ir 2 piegādēm VDD un VDDPST ar 1.8V un 3.2v).Šis PAD tiek izmantots, lai apgādātu tiesības IO's.Par šo man ir izmanto N-tipa diodes un vienu MOSCAP (NMOS KLP), kā parādīts attēlā.Kā vienu manu saprast,
# Kad daži-ve sprieguma nāk tad NMOS ir izslēgta, un diodes kļūs FB'd un atbrīvo-ve piegādi zemes.
# Ve sprieguma ir devusi mazāk nekā 3.2v Kad daži , tad NMOS ieslēgts un VDDPST tiks piešķirta diodes būs RB "d stāvoklī.

Mans šaubu nav ....
1.ja piedāvājums ir-ve, PAD jāsniedz VDDPST, bet šeit tā ir nulle (kā uz manas analyzisation).Vai šāda situācija rodas (-ve piegāde) reālā laika darbību?
2.Ir kāda VDDPST iespēja iet tālāk 3.2v swing, šajā brīdī, kā tas darbojas?

Sveicieni,
santhosh

 

Welcome to EDABoard.com

Sponsor

Back
Top