Help ar bezmaksas FPGA kuģa attīstība

[System.out]

Sveiki!

Es esmu kas strādā pie projekta, lai jautri un nav naudas,
un tas būs bezmaksas projekts visiem.Koplietošana ir veids, kā iet.

Anyways, i am, kam ir grūti laiks projektējot shematisks par @ ltera's ACEX un APEX ar 208 pin iekļauj, jo pin-out nav īsti skaidrs, par specifikāciju.Also, i know i vajadzīga ROM atmiņas conected uz ierīci, JTAG un oscilator tas ir tā es domāju, vai Jūs domājat, ka man ir nepieciešams kaut kas cits?

Paldies par visu!

PD-es rakstu šo rakstu, lai ir kāda palīdzību no jums, ja jūs vēlaties .. var izmantot PM.

 

[news]

Twórca nieoficjalnego e-sklepu dla iOS, Cydii, zapowiada podobn? us?ug? dla systemu Mac OS X. Sklep ma pojawi? si? w najbli?szych tygodniach.

Mac App Store zosta? zapowiedziany przez firm? Apple na konferencji 20 pa?dziernika. E-sklep pojawi si? zapewne w styczniu 2011 roku dla systemu Mac OS X. Jak donosi PCMag, ju? szykuje si? konkurencja dla Mac App Store. Pracuje nad ni? twórca Cydii,...

Read more...

 

[TED]

Pirmkārt par pinout:
Esmu nesen strādāja ar ACEX šķeldu, un, protams, dokumenti ir mazāk nekā perfekta.Pinout sarakstus ieskaitot.

I atrisināt šo problēmu, izmantojot bezmaksas interneta lejupielādējamā MAX II Plus / Leonardo spektra (-es domāju, ka jūs varētu apsvērt arī qu (at) rtus, ir labāk, bet ir nepieciešama arī labāka datoru ar daudz atmiņas).In Floorplan Skatīt un chip apskatītu MAX II (un qu (at) rtus) liecina visu izmantojamās IO pins, un jūs varat redzēt to, kas ir kur.Attiecībā uz citām kniepadatas, kas nav pieejama loģika I / O, jālieto pdf dokuments no @ ltera mājas lapā.Pievēršot tiem kopā jums diezgan labu priekšstatu par th chip fizisko pinout.Kurš pins ir pieejami lietotāja IO atkarīga no tā, kas konfigurācija režīmā jūs izmantošanu.Pasīvais sērijas režīmā izmanto mazāko summu, tapas un tādējādi dod visvairāk lietotāju IO pins.

Kas vēl jums atkarīgs no tā, ko jūs mēģināt darīt.Viena lieta, jūs nemin ir elektroenerģijas padeves un apvedceļš capacitors.Šīs mikroshēmas nepieciešama labas priekšzināšanas, un daudzi apvedceļš kondensatori ap mikroshēma gan 2.5V un 3.3V pins.

Varat konfigur mikroshēmā caur JTAG ostas, vai arī jūs var izmantot vai nu sērijas vai paraller konfigurācija režīmā.@ ltera AN-116 ir ļoti noderīgs (bet ne pārāk labi organizēta, lai tā pieņem, kamēr rakšana ar).Skatīt arī @ ltera Lejupielādes kabelis dokumentiem, ja jūs vēlaties vienkāršu risinājumu konfigurāciju no datora vai līdzīgi.

Ceru, ka tas palīdz jums vismaz nedaudz.

Labu veiksmi

Ted

 

[System.out]

Tie ir darīts.
Ir daži klibs shēmas pie opencores.org

http://www.opencores.org/cvsweb.shtml/mini-acex1k/Mini-ACEX1K/

Sveicieni

 

[mstsai]

Attached ir kuģa manā Advanced mikrokontrolleru kursā.Par FPGA, 1K100, novieto uz pārvadātāja kuģa.Dizaina nav ļoti glīts, bet tā strādā, man.
Atvainojiet, bet jums ir nepieciešams pieteikumvārds, lai skatītu šo arestu