J
jimjim2k
Guest
Sveiki
HDLmaker (par ASIC, FPGA, Verilog, VHDL)
HDLmaker ir līdzeklis, lai radītu Verilog un VHDL designs.HDLmaker vienkāršo attīstības kompleksa FPGA dizainparaugu, kā arī PC padomēm veicot šādus uzdevumus:Raksta hierarhijas Verilog un VHDL kods
Rada retargetable IO spilventiņu gredzeni
Rada visus nepieciešamos skriptus un Make failiem
Atbalsta mulitlanguage projekti
Pārvērš PCB neto sarakstiem uz VHDL un Verilog
Rada applaucēt un spilventiņi PCB kuģa netlists
Rada shēmas, kas Postscript formātā
Modeļi ir pārnēsājamas starp FPGA ģimenēm un CAE instrumenti
Vienkāršo atkārtotu ABL koda
Pārveido HDLmaker, Verilog un VHDL failus pilnībā hiper saistīti HTML
Dizainers raksta lapu šūnas un nosaka tapas, HDLmaker paveic pārējo.1.h ** p: / / www.polybus.com/hdlmaker/
* -> T
TNX
HDLmaker (par ASIC, FPGA, Verilog, VHDL)
HDLmaker ir līdzeklis, lai radītu Verilog un VHDL designs.HDLmaker vienkāršo attīstības kompleksa FPGA dizainparaugu, kā arī PC padomēm veicot šādus uzdevumus:Raksta hierarhijas Verilog un VHDL kods
Rada retargetable IO spilventiņu gredzeni
Rada visus nepieciešamos skriptus un Make failiem
Atbalsta mulitlanguage projekti
Pārvērš PCB neto sarakstiem uz VHDL un Verilog
Rada applaucēt un spilventiņi PCB kuģa netlists
Rada shēmas, kas Postscript formātā
Modeļi ir pārnēsājamas starp FPGA ģimenēm un CAE instrumenti
Vienkāršo atkārtotu ABL koda
Pārveido HDLmaker, Verilog un VHDL failus pilnībā hiper saistīti HTML
Dizainers raksta lapu šūnas un nosaka tapas, HDLmaker paveic pārējo.1.h ** p: / / www.polybus.com/hdlmaker/
* -> T
TNX