Mar 1, 2012 #1 N neocool Guest Kā jūs tulkotu šo gabalu kodu no Verilog, lai VHDL: apg slck_en; raj [04:00] count32, count1x;. . . slck_en
Kā jūs tulkotu šo gabalu kodu no Verilog, lai VHDL: apg slck_en; raj [04:00] count32, count1x;. . . slck_en
Mar 1, 2012 #2 V vomit Guest [Quote = neocool] Kā jūs tulkotu šo gabalu kodu no Verilog, lai VHDL: =============== tekstu tulkošana neiet sintakses pārbaude: slck_en
[Quote = neocool] Kā jūs tulkotu šo gabalu kodu no Verilog, lai VHDL: =============== tekstu tulkošana neiet sintakses pārbaude: slck_en
