FPGA MEMORY programma

R

ryoban

Guest
HI, es izmantot FPGA SPARTAN 3
Es tikai gribu domāju, ka jums padomu.Tu man jautāja, lai dotu jums vhdl pirmkodu, ka es gribu use.here tas ir:

bibliotēkas IEEE;
izmantot IEEE.STD_LOGIC_1164.ALL;
izmantot IEEE.STD_LOGIC_ARITH.ALL;
izmantot IEEE.STD_LOGIC_UNSIGNED.ALL;

vienība leccd1 ir
Osta (d: ar std_logic_vector (3 downto 0);
s: no std_logic_vector (6 downto 0);
i: ar std_logic;
o: no std_logic
);
beigās leccd1;

arhitektūra Uzvedības un leccd1 ir

sākt
o <= '0 ', kad i = "1" cits "1";
s <= "1110111" ja d = "0000" cits
"0010010" ja d = "0001" cits
"1011101" ja d = "0010" cits
"1011011" ja d = "0011" cits
"0111010" ja d = "0100" cits
"1101011" ja d = "0101" cits
"1101111" ja d = "0110" cits
"1010010" ja d = "0111" cits
"1111111" ja d = "1000" cits
"1111011" ja d = "1001" cits
"1111110" ja d = "1010" cits
"0101111" ja d = "1011" cits
"0001101" ja d = "1100" cits
"0011111" ja d = "1101" cits
"1101101" ja d = "1110" cits
"1101100";

beigās Uzvedības;

vienība displaycountf ir
Ports (CLK: ar std_logic;
skaits: no std_logic_vector (3 downto 0));
beigās displaycountf;

arhitektūra Uzvedības un displaycountf ir
signāls cnt: std_logic_vector (27 downto 0);
sākt
process (CLK)
sākt
ja clk'event un CLK = "0", tad
cnt <= cnt 1;
beidzas, ja;
gala procesa;
skaits (3 downto 0) <= cnt (27 downto 24);
beigās Uzvedības;

Patiesībā es vēlos izmantot četrus šo skaitītājs 0000-9999, un šiem nombers būs redzams LCD ar Spartan 3 starteris kuģa.un ja nav gaisma es vēlos vērtība ir saglabāt atmiņā un tas tiks pisplayed kad gaisma nāk atpakaļ un counteur būs cotinue skaitīt no šīs vērtības.

tādēļ, lūdzu, palīdziet man to darīt, un zināt, kā es varu rakstīt vhdl avota kodu, lai izmantotu SPARTAN 3 atmiņā, ja es vēlos rakstīt, ja nav gaisma, un tad, kad gaisma nāk atpakaļ es vēlos izlasīt iepriekšējo atmiņā datiem un to parādītu.:

 

Welcome to EDABoard.com

Sponsor

Back
Top