Folded Cascode opamp slīpo circuit

[analog_fever]

Es cenšos salocītu cascode opmap dizainu pirmo reizi, un esmu jautājums, kā veidot slīpo ckt.Attached ir ckt man ir (Johns, Martin).Man nav Q12 un Q13 vietā yet.Es zinu, grāmata sniedz aizspriedumiem ckt, bet es esmu, kas vēlas nākt klajā ar kaut ko vienkāršāku, un esmu patiešām cenšas, lai uzzinātu kā mēs izstrādājam vienkāršā neobjektivitāti ckt.

Es atbraucu līdz pat brīdi, kad es zinu straumes nepieciešams katrā tranzistors, kas atbilst manai specs.Galvenā problēma ir ar aizspriedumiem vtgs VB1 un vb2 un kā saglabāt Q3 un Q4 ir pārslogoti.Man ir 10uA pašreizējais avotu Ibias1.Ģenerēt Ibias2 by mirroring no Ibias1.

Kas nosaka avota spriegumu Q5/Q6 (vai aizplūšanu VTG par Q3/Q4)?

Nekādas norādes / Ieskats pieredzējušu dizaineru tiešām appreciated.

 

[news]

Telekomunikacja Polska pod adresem www.tvtp.pl uruchomiła nowy serwis internetowy dotyczący telewizji i usług wideo na żądanie.

Read more...

 

[haff99]

Tas nav svarīgi, vai jūs paturiet Q3 un Q4 ir piesātinājuma, jo jūs nesaņemat jebkurus ienākumus no šīm ierīcēm.Tomēr atkarībā no tā, kā jūs slīpo VB1 esat būtībā stiprinājumiem, kas apgādā ar Q3 un Q4 ir VT pārsniegtu spriegumu virs VB1.Tā viņi paliks piesātinājuma, ja jūs slīpo VB1 pareizi.Tā ir nozīmīga, ja jūs pastāvīgi Q5, 6,7,8,9,10 in piesātinājums citādi jūsu izejas spriegums samazināsies nogalināšanu Jūsu ieguvumi.

 

[analog_fever]

Hey ... paldies, varēja saņemt visas piesātinājuma tranzistoru izmantojot VB1 un vb2.