J
jobnom99
Guest
Dear ..
paldies par jūsu labo suggstion.
pirmkārt, fizisko kompilators ir synopsys pārdošanas instrumentiem.
Fiziskā Compiler ir bloks līmeņa grafiku konverģences instrumentu, kas
apvieno īpašuma sintēze, izvietojumu, un statiskā laika
analīzes rīkus.Šie instrumenti ir kopēju infrastruktūru, lai sasniegtu
labākais pēc izkārtojuma rezultātu kvalitāti (QOR).
Fiziskā Compiler cieši integrē sintēzi un izvietošana; tas ir
gan sintēze instrumentu un detalizēti izvietojuma rīku.Tā synthesizes
loģika, vietas loģiku, un veic maršrutu uzskatam, ka
ļauj vienas caurlaides laiks slēgt plūsmas.Fiziskā Compiler rada
dizainu datubāzes, kas apraksta optimizēts netlist un satur
fiziskā izvietošana koordinātas norādīta lapu šūnas.Izmantojot šo
dizains datubāzes izkārtojuma samazina projektēšanas cikla laiku un
uzlabo QOR.
Otrkārt, es esmu ļoti ieinteresēts šo rīku.
jo zem 0.18um un augstas vārti / technolgy,
atšķirība pre_layout un post_layout ir ļoti milzīgi.
zem 0.18um, stieples termiņš ir lielāks par šūnas kavēšanās.
tā, tad šis rīks ir ļoti noderīga, chip design.
Es ceru, ka šis saturs jums palīdzēt.
paldies par jūsu labo suggstion.
pirmkārt, fizisko kompilators ir synopsys pārdošanas instrumentiem.
Fiziskā Compiler ir bloks līmeņa grafiku konverģences instrumentu, kas
apvieno īpašuma sintēze, izvietojumu, un statiskā laika
analīzes rīkus.Šie instrumenti ir kopēju infrastruktūru, lai sasniegtu
labākais pēc izkārtojuma rezultātu kvalitāti (QOR).
Fiziskā Compiler cieši integrē sintēzi un izvietošana; tas ir
gan sintēze instrumentu un detalizēti izvietojuma rīku.Tā synthesizes
loģika, vietas loģiku, un veic maršrutu uzskatam, ka
ļauj vienas caurlaides laiks slēgt plūsmas.Fiziskā Compiler rada
dizainu datubāzes, kas apraksta optimizēts netlist un satur
fiziskā izvietošana koordinātas norādīta lapu šūnas.Izmantojot šo
dizains datubāzes izkārtojuma samazina projektēšanas cikla laiku un
uzlabo QOR.
Otrkārt, es esmu ļoti ieinteresēts šo rīku.
jo zem 0.18um un augstas vārti / technolgy,
atšķirība pre_layout un post_layout ir ļoti milzīgi.
zem 0.18um, stieples termiņš ir lielāks par šūnas kavēšanās.
tā, tad šis rīks ir ļoti noderīga, chip design.
Es ceru, ka šis saturs jums palīdzēt.