Ethernet slēdzis dizains ar vhdl

[nathrao]

hi i vēlaties darīt Ethernet slēdzis dizains ar vhdl
var jebkurā man palīdzēt

 

[FVM]

Jums ir saskarnes vairākas Ethernet Phys ar jūsu FPGA, jums ir noteikt paredzēto slēdzi darbība
(Ieslēgšanas kas Ethernet slānis), jūs varat iespējams atkārtoti izmantot esošo Ethernet MAC (un vajadzības gadījumā IP slānis) dizainu
un pievienot komutācijas loģika.

 

[jtonfat]

Sveiki, varat pārbaudīt šo projektu: http://www.netfpga.org/
Tas ir atvērts plattform, lai īstenotu tīkla ierīces.Tās izmantošana Verilog, bet jūs viegli varētu tulkot to vhdl.

 

[amraldo]

Pārbaudīt opencores.org
-
Amr Ali
www.embedded-tips.blogspot.com