ESD palīdzēt

[chang830]

Čau,
Man ir jautājums par ESD aizsardzību.Mums ir lentu, kas ir sajaukts mikroshēma moths atpakaļ un silīcijam ir atgriezusies.Mēs mērīšanas tagad.Funkcija ir laba, bet ESD pārbaude neizdevās.Mēs esam ļoti nomākts par to.Mums ir 16 adatas un četri pins nav izturējuši 2000V tests cilvēka organismā režīmā.Pls.skatīt pievienoto ar ESD stratēģija mūsu dizainu.

No diagrammas,
varam redzēt, ka ESD atbrīvot ceļu ir analog VDDA / GNDA visiem pins.Mēs digitālās VDDD un GNDD kā parasta I / O tapu.Bet par VDDD un GNDD lielīties (mums ir bažas, ka piepeši sasniegs līdz 0.7V un bojājumu iedarbinātu ESD), mēs tikai izvirzīti puse diode saspraude par to, respectively.Tātad, tas nav īsti I / O tapu.

Ar ESD tests liecināja, ka četri kniepadatas neizdevās.Trīs digitālā izeja pin kas ir CMOS izlaidi un vienu analog pin.Three digitālā izeja pin nav izturējuši negatīvo impulsu, lai GNDA streikot.Un turklāt divas no tām nav izturējuši positvie / negatīvs impulss, lai IO.Par analog pin nav izturējuši negatīvo impulsa ot IO.Mums nav priekšstata, kāda happed uz mūsu ESD stratēģiju.Vai jebkurš ESD speciālisti varētu man palīdzēt?

Thanks a lot!
Atvainojiet, bet jums ir nepieciešams pieteikumvārds, lai skatītu šo arestu

 

[yellff]

daži eksperts ir teicis man, ESD pašreizējo tāpat kā plūdu skriešanās uz pilsētu,
un jūs tikai atrast, ja ir milzīgs tranšeja ļaut tiem iet.Es domāju, ka GNDA, lai VDDD
ir tāda pati diode ar Digital I / O, tāpat kā divas pašu uzrakt, varbūt ir
divas virzienā, varbūt izvēlēties VDDD var kaitēt ķēdē.
un vairāk, es domāju, ka nav jaudas samazināt diode GNDA & GNDD, VDDA & VDDD.
Mans viedoklis ir visas pilnvaras, piegādi, ir jābūt mehāniski griezti.

 

[Mobilais]

Hello CHANG,
ierosinājumi / komentāri:
Vai jums paļaujoties tikai uz snap atpakaļ rīcību saistībā ar PVO / nmos par saspraude darbību?Vai jums ir jebkura atsevišķa RC, pamatojoties skavas in iecirkņa?Dažreiz diode, pamatojoties skavas "snapback spriegums ir ļoti tuvu, lai tās sadalīšanās sprieguma tādējādi nesniedz daudz palīdzēt.Jūs varbūt vēlaties pārbaudīt starpību iedalījums Spriegums un snapback sprieguma.Es arī ceru, ka jums ir sadalīti spailēs visā mikroshēmā.
2.Vai VDDA un VDDD (vai GNDD un GNDA) divas atsevišķas adatas?Ja tā, kā ir nav atpakaļ atpakaļ diodes starp tām, lai aizsargātu zaps no otras.
3.Reading jūsu rezultātus:
a.tu teikt, ka, ja ir negatīvs spars, lai gnda no ciparu pin, es esmu pieņemot jūs negatīvu sakaut ar gnda pin uzglabāšanas ciparu PIN, lai zemes.Tas nozīmē, ka ESD atbrīvošanu ceļš no gnda līdz ar sadalījumu spriegumu no skava uz vienu no Fwd neobjektīvus PVO aizsardzības diodes ar digitālās pins.
b.tu teikt, ka / - pulsa starp ISP nav caurlaide.Kas nozīmē, ka skava atrodas ESD atbrīvot ceļu, kas / - sakaut.

Mans minējums (ja izkārtojums ir pietiekami labs,
tad ESD ceļš nav layouted, lai ir aa milzīgu kavēšanos, un diodes, kad Fwd neobjektīvus var veikt pašreizējā), varētu būt, ka jūsu skava ir vāja ceļš jūsu ESD stratēģiju.Tāpat kā es teicu iepriekš, parasti ir zemsprieguma CMOS process, RC, pamatojoties laikā skavas tiek izmantoti, lai izvairītos no problēmām, kam ir MOS diode-sadalījums un snap atpakaļ sprieguma tuvu viens otram.Also, I dont know, ja Jums ir daudz izplatīts skavas visā mikroshēmā.Tā parasti ir laba ideja.

Vai jūs decap daļas pēc spars, lai uzzinātu, kur ESD bojājums ir noticis?

 

[Areky_qin]

mēs esam tie paši jautājumi, un mikroshēmā nav pie postive sakaut testu, mēs atkļūdot tagad, ceru, ka mēs varam uzvarēt.

 

[Mobilais]

Mums ir bijis daudz ESD jautājumiem pagātnē.Aptuveni 80% gadījumu skava bija jautājums.Arī jūs varētu vēlēties, lai pārbaudītu no klienta, kas ir "patiesi" ESD prasību.Dažreiz man ir redzams, ka zemāks ESD vērtējumus (500HBM) ir naudas sodu.Pirms iegulda daudz laika, es parasti mēģināt pārliecināties, ja ESD jautājums, vai patiešām ir problēma, vai arī tā ir izpūstas proporcionāla ar cilvēkiem.Tomēr tas vienmēr ir labi, lai noskaidrotu cēloni par ESD mazspēja.

Good Luck!

 

[chang830]

Mobilais wrote:

Hello CHANG,

ierosinājumi / komentāri:

Vai jums paļaujoties tikai uz snap atpakaļ rīcību saistībā ar PVO / nmos par saspraude darbību?
Vai jums ir jebkura atsevišķa RC, pamatojoties skavas in iecirkņa?
Dažreiz diode, pamatojoties skavas "snapback spriegums ir ļoti tuvu, lai tās sadalīšanās sprieguma tādējādi nesniedz daudz palīdzēt.
Jūs varbūt vēlaties pārbaudīt starpību iedalījums Spriegums un snapback sprieguma.
Es arī ceru, ka jums ir sadalīti spailēs visā mikroshēmā.

2.
Vai VDDA un VDDD (vai GNDD un GNDA) divas atsevišķas adatas?
Ja tā, kā ir nav atpakaļ atpakaļ diodes starp tām, lai aizsargātu zaps no otras.

3.
Reading jūsu rezultātus:

a.
tu teikt, ka, ja ir negatīvs spars, lai gnda no ciparu pin, es esmu pieņemot jūs negatīvu sakaut ar gnda pin uzglabāšanas ciparu PIN, lai zemes.
Tas nozīmē, ka ESD atbrīvošanu ceļš no gnda līdz ar sadalījumu spriegumu no skava uz vienu no Fwd neobjektīvus PVO aizsardzības diodes ar digitālās pins.

b.
tu teikt, ka / - pulsa starp ISP nav caurlaide.
Kas nozīmē, ka skava atrodas ESD atbrīvot ceļu, kas / - sakaut.Mans minējums (ja izkārtojums ir pietiekami labs, tad ESD ceļš nav layouted, lai ir aa milzīgu kavēšanos, un diodes, kad Fwd neobjektīvus var veikt pašreizējā), varētu būt, ka jūsu skava ir vāja ceļš jūsu ESD stratēģiju.
Tāpat kā es teicu iepriekš, parasti ir zemsprieguma CMOS process, RC, pamatojoties laikā skavas tiek izmantoti, lai izvairītos no problēmām, kam ir MOS diode-sadalījums un snap atpakaļ sprieguma tuvu viens otram.
Also, I dont know, ja Jums ir daudz izplatīts skavas visā mikroshēmā.
Tā parasti ir laba ideja.Vai jūs decap daļas pēc spars, lai uzzinātu, kur ESD bojājums ir noticis?

 

[Mobilais]

Chang,

Es centīšos manu vislabāk you help you.Es rakstu diezgan maz jautājumiem.I dont sagaidīt jūs atbildēt uz tiem visiem, kas man.Šis ir tikai, lai uzzinātu, vai Jums ir domas par visas šīs idejas.
Jautājumi / Piezīmes:
1.Vai GNDA un GNDD sasien kopā kad tev ir ESD testēšanas?Vai ir sasien kopā jebkur iekšējai mikroshēmā?Vai tās ir divas atsevišķas adatas?Ja tās ir atsevišķas adatas, jūs varat saistīt tos kopā, kad jūs darīt to ESD testēšanas?
2.Vai jūs atsevišķs visas adatas un sakaut visas kombinācijas?Ja tā,
tad ir ESD nepilnības saskaņā ar to, kas Jums ir teikts, par 4 pins nedarot?
Mana ieteikt būtu vienas puses par katra tipa spars.Tas ir tāpēc, ka, ja jūs sakaut daļu, kas jau ir zapped, tas var neizdoties priekšlaicīgi kā daļu jau veikta stresu.
3.Es neredzu neko nepareizu ar jūsu ESD stratēģija izņemot Es nezinu, kāda atšķirība ir starp snap-back sprieguma un iedalījums spriegumu no ESD skava diode jūsu process.Ja tie nav daudz atšķiras, ESD skava diode nav sniedzot jums daudz palīdzēt, jo tas ir fiksējošo tuvu tā sadalījums spriegumu, kas var būt liels (~ 7-8V) atkarībā no jūsu process.Parasti man ir izmantoti RC, pamatojoties ESDs par skavas, un es parasti kosmosa tos vienmērīgi throuhout mikroshēmā., Piemēram, pēdējos chip mēs mēs nepieciešams ESD reitings 8kV HBM un mēs beigusies, izmantojot> 25 skavas ap mikroshēmas, kas bija par 1.5sqmm.
4.Par kombinācijām ar kniepadatas, kas nav, lūdzu, iepazīties ar to ESD atbrīvot ceļu, un salīdzināt to ar iecirkņa atbrīvot ceļu, un pārliecinieties, ka ESD atbrīvot ceļu akti pirms iecirkņa ceļš var rīkoties.Šī jums ir jāzina sadalīšanos un snap atpakaļ sprieguma no ESD skava diode.
5.Es ceru, ka ESD vērtējumi par kniepadatas, kas nav ESD ir vismaz> 500V HBM.Vai tas ir tā?Ja tā ir taisnība, jūs varat pārliecināt jūsu dept turpināt ar pašreizējo dizainu?(I am pieņemot, jums nav nekādu vai nevēlaties veikt vairāk izmaiņas, dizains).Daudzas reizes to, ko es esmu redzējis, ir tas, ka ESD vērtējumiem ir vairāk nekā tarifs.Vai jūsu pieteikumu tiešām ir nepieciešams šo augsto ir ESD?Un, tas ir regulāri ESD spec (HBM vai mm).
6.Ja jūs savu DC mērījumi, jūs pārbaudi, lai redzētu, ja diodes no izvadīt Vdd un gnd ir visas neskartas un nesabojāta?Patiesībā, es ieteiktu jums pārbaudīt, kuri diodes ir neskartas, lai pārliecinātos, ka visas diodes var veikt ESD strāvu.
7.Būtu labi, ja jūs varētu decap dažas daļas, lai redzētu, kur defektus.
8.Lai gan tas ir ļoti grūti saprast, šajā sakarā simulācijā, ja sadalījums spriegumi no diodes ir veidots, varat vismaz mēģināt iekasēt vāciņu (in simulācija) līdz 2000V vai arī kāda ESD spec un atbrīvot to ieinteresētās pin, kā Jūs ar ESD pārbaudes un redzēt, ja iegūtie pašreizējo notiek.Jūs, protams, ne jebkādu kaitējumu simulācijā, bet jūs varētu redzēt, kurās pašreizējie ceļš.

Vai man zināmu to, kā tas notiek.Es pastāvīgi pārbaudi.Ja jums ir vairāk jautājumi, lūdzu, jautājiet.

 

[chang830]

Mobilais wrote:

Chang,Es centīšos manu vislabāk you help you.
Es rakstu diezgan maz jautājumiem.
I dont sagaidīt jūs atbildēt uz tiem visiem, kas man.
Šis ir tikai, lai uzzinātu, vai Jums ir domas par visas šīs idejas.

Jautājumi / Piezīmes:

1.
Vai GNDA un GNDD sasien kopā kad tev ir ESD testēšanas?
Vai ir sasien kopā jebkur iekšējai mikroshēmā?
Vai tās ir divas atsevišķas adatas?
Ja tās ir atsevišķas adatas, jūs varat saistīt tos kopā, kad jūs darīt to ESD testēšanas?

[CHANG] tās ir atsevišķas adatas.
Jā, mēs centāmies kaklasaites tos together.We darīt šo testu cerēt tā caurlaide, jo tie ir faktiski savienots kopā PCB.
Bet, tā nav vēlreiz.
Rezultāti norādīja, ka tas ir tikai pretrunā ar iepriekšējo testu.
Tomēr paši četri pins neizdevās.
Trīs digitālā izeja pin kas ir CMOS izlaidi un vienu analog tapu.
Trīs digitālā izeja pin nav izturējuši pozitīvs impulss, lai GNDA streikot.
Un turklāt divas no tām nav izturējuši pozitīvs impulss, lai IO, un viens no tiem nav izturējuši negatīvo impulsu, lai IO.The analog pin nav caurlaide negatīvo pulss no IO.2.
Vai jūs atsevišķs visas adatas un sakaut visas kombinācijas?
Ja tā, tad ir ESD nepilnības saskaņā ar to, kas Jums ir teikts, par 4 pins nedarot?

Mana ieteikt būtu vienas puses par katra tipa spars.
Tas ir tāpēc, ka, ja jūs sakaut daļu, kas jau ir zapped, tas var neizdoties priekšlaicīgi kā daļu jau veikta stresu.

[CHANG] mums ir noslēgts līgums uz citu sabiedrībā, lai ESD testu.
Ir testēts, sauc par standarta mode.Ie, ierīce ir testa vienu pin kamēr savienots visi pārējie kopā.3.
Es neredzu neko nepareizu ar jūsu ESD stratēģija izņemot Es nezinu, kāda atšķirība ir starp snap-back sprieguma un iedalījums spriegumu no ESD skava diode jūsu process.
Ja tie nav daudz atšķiras, ESD skava diode nav sniedzot jums daudz palīdzēt, jo tas ir fiksējošo tuvu tā sadalījums spriegumu, kas var būt liels (~ 7-8V) atkarībā no jūsu process.
Parasti man ir izmantoti RC, pamatojoties ESDs par skavas, un es parasti kosmosa tos vienmērīgi throuhout mikroshēmā.
, Piemēram, pēdējos chip mēs mēs nepieciešams ESD reitings 8kV HBM un mēs beigusies, izmantojot> 25 skavas ap mikroshēmas, kas bija par 1.5sqmm.

4.
Par kombinācijām ar kniepadatas, kas nav, lūdzu, iepazīties ar to ESD atbrīvot ceļu, un salīdzināt to ar iecirkņa atbrīvot ceļu, un pārliecinieties, ka ESD atbrīvot ceļu akti pirms iecirkņa ceļš var rīkoties.
Šī jums ir jāzina sadalīšanos un snap atpakaļ sprieguma no ESD skava diode.

5.
Es ceru, ka ESD vērtējumi par kniepadatas, kas nav ESD ir vismaz> 500V HBM.
Vai tas ir tā?
Ja tā ir taisnība, jūs varat pārliecināt jūsu dept turpināt ar pašreizējo dizainu?
(I am pieņemot, jums nav nekādu vai nevēlaties veikt vairāk izmaiņas, dizains).
Daudzas reizes to, ko es esmu redzējis, ir tas, ka ESD vērtējumiem ir vairāk nekā tarifs.
Vai jūsu pieteikumu tiešām ir nepieciešams šo augsto ir ESD?
Un, tas ir regulāri ESD spec (HBM vai mm).

[CHANG] Diemžēl, mēs testa ESD no 1000V, 500V solis.
Par HBM> 2000V, mēs ceram sagaidīt to aizstāt ar kādu produktu, kam šī spec.

6.
Ja jūs savu DC mērījumi, jūs pārbaudi, lai redzētu, ja diodes no izvadīt Vdd un gnd ir visas neskartas un nesabojāta?
Patiesībā, es ieteiktu jums pārbaudīt, kuri diodes ir neskartas, lai pārliecinātos, ka visas diodes var veikt ESD strāvu.

[CHANG] Mēs atkal darīt to DC mērījumiem otrajā ESD tests, kas sasaistīti ar VDDD un VDDA, FNDD un GNDA kopā.
Šoreiz arī parādīja, ka NMOS Tr neizdevās.7.
Būtu labi, ja jūs varētu decap dažas daļas, lai redzētu, kur defektus.

[CHANG], bet izmaksas pārsniedz mūsu spējas.
<img src="images/smiles/icon_sad.gif" alt="Bēdīgs" border="0" />
8.
Lai gan tas ir ļoti grūti saprast, šajā sakarā simulācijā, ja sadalījums spriegumi no diodes ir veidots, varat vismaz mēģināt iekasēt vāciņu (in simulācija) līdz 2000V vai arī kāda ESD spec un atbrīvot to ieinteresētās pin, kā Jūs ar ESD pārbaudes un redzēt, ja iegūtie pašreizējo notiek.
Jūs, protams, ne jebkādu kaitējumu simulācijā, bet jūs varētu redzēt, kurās pašreizējie ceļš.

[CHANG] mēs izmantojām ggnmos kā manu skava dioide.
mēs neesam pārliecināti, ja sadalījuma modelis ir iekļautas spice / Lib.Vai man zināmu to, kā tas notiek.
Es pastāvīgi pārbaudi.
Ja jums ir vairāk jautājumi, lūdzu, jautājiet.

 

[mswug]

Hello Chang,

1) Attiecībā uz IO, lai IO (ciparu) ESD, NMOS izlaides vadītājs ir galvenais ierīce ESD spars.Tātad, negatīvās un pozitīvas režīmos gan nav redzams, ka produkcijas invertoru vadītāja vajadzētu atkal konfigur vai izvietojumā, to rūpīgi.Nespēja analīze ir laba metode, lai atrastu detail vietu.2) Digital IO, lai GNDA negatīvs spars, konstruētajai pašreizējais ceļš ir NMOS diode un izmērs ir lielāks pietiekami.Līdz ar to nespēja būtu, ko izraisa citu iemeslu dēļ.