Doble-Gate MOSFETs simulācija

[aapirzado]

Hi all, Par Double Gate MOSFET, platums b / w 2 vārti ir pazīstama kā WSI. Ja es palielināt WSI no 20 nanometri (nm) līdz 40, vārtu zaudē kontroli pār kanālu, un es nevar izsmelt device.It ir loģiski domāt, jo attālums b / w (WSI) 2 vārti palielinās, ir grūtāk vārti, lai saglabātu kontroli centrā kanāla (vistālāk no abām izejas). vārtu zaudē kontroli pār centru kanālu. var kāds man palīdzēt paskaidrot šīs attiecības analītiskā vai fiziskā veidā? [Url = http://images.elektroda.net/4_1305728746.gif]

 

[dick_freebird]

Es kaudze FETs visu laiku SOI un tur nav problēmu. Mans minējums ir, ka tas ir saistīts ar konkrētu litogrāfijas ar "apvienoto" ierīces. Man ir aizdomas, ka jūs varētu būt atkārtojams 20nm poli atstatums (platums, OK; telpā ???). Tādā gadījumā kā šis nelielu datu apjomu, ritmu jebkādu summu teoriju.

 

[aapirzado]

Godātais kungs, Paldies par ur rep. bet im izmantojot tikai Atlas sivalco lai modelētu bahavoiur ģenerāldirektorāta MOSFET wiithout junctions.I hv 1um kanāla garums n I atšķirties platums; WSI 1-40 nm. Kā man iet tālāk no 10 nm uz 40 nm, man šķiet dificlt noārda ierīci BCZ attālums b / w 2 vārtus palielinās. Es uzskatu, THR SHD ar kādu fiziku vai matemātiku, ka im meklē. vārti thicknes ir 45nm un oksīdu ir 15nm plašs visiem platums 1-40 nm.