divi ouput ar simulācijas laikā, ir nepieciešams tikai viens izvades

M

Mkanimozhi

Guest
Hi visiem,
In VHDL man ir nepieciešams darīt moduļa 2 jauda b Turklāt, kad es piešķirt vērtības eksponents ir pati programma tā ražošanas vērtību, kā 0 un simulācijas laikā, kad es dodu Gaves uz Turklāt tas ņemot vērtību un izdalīt divus rezultāti, piemēram, par mod vērtību 0 un un faktisko ieguldījumu's summa, man ir nepieciešams, lai novērstu to, ka vērtība 0 un manā palaist laikā tikai visas manas opeartions būtu jādara, kā to izdarīt, iedodiet man ur vērtīgs ieteikums

pastāvīga divi: vesels skaitlis: = 2;
signāls izdarīt: Būla: = false;
sāktprocess
sākt
gaidīt uz key_r, const_i;
summa <= key_r const_i;
two_power_b <= divi ** b;
darīts <= true;
gala procesa;

process
sākt
pagaidiet, līdz darīts = true;
mod_sum <= conv_integer (summa) mod two_power_b;
sum1 <= conv_std_logic_vector (mod_sum, (n / 2));
gala procesa;uz
kanimozhi.m

 

Welcome to EDABoard.com

Sponsor

Back
Top