Direktorija struktūru ASIC dizains

[ecse]

Hi, folks

Vai ir kāds labs ieteikums vai veidni Direktorija struktūru ASIC dizains?

thx iepriekš
ecse

 

[the_penetrator]

atrast opencores.org to ieteikumu par directory struktūra

 

[philewar]

In RMM, ir atsevišķi punkti, apspriežot šo jautājumu.

 

[krist]

Raksturīgi, direktoriju struktūru, būtu:
-avots - avots failus (Verilog / VHDL)
--
Ziņojumi par grafiku / apgabala / ierobežojumi
-skriptus -
noderīgā TCL skriptus
-libs -
Bibliotēkas vajadzīgi
-samērot - vārti līmeņa netlist kas ir samērot

Šie ir tikai daži ieteikumi, balstoties uz pieredzi.Ceru, ka tas ir noderīgs.

 

[atremp]

piemēram:

DC lietotāja rokasgrāmatu ch 3

 

[satya]

HI u var būt direktoriju struktūru, kā šis,
------------------ proj -------------
|
|-------< Proj code>
|
--------- docs
--------- netlist
--------- RTL
--------- sim
--------- sintētiskie ------|< SCR> |
| <reports> |
| <db> |
--------- tb (testbenches)
--------- sdf (laika simulāciju)
--------- Tests
--------- Darīt
--------- sta
--------- release

Hope this helps,
Sveicieni,
- Satya

 

[maniasonic]

jebkura struktūra ir laba ideja par versiju kontroli?anyway a dir struktūra ir vieglāk noteikt ...