digitālais filtrs dizains

K

karmasusila

Guest
hello ..
Man ir lūgt, lai dizainparauga ciparu filtru, izmantojot FPGA par manu bakalaura projekta ..
tas parasti dizains, izmantojot DSP procesors ..
kur man sākt svešzemju? VHDL šāds man ..

<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neitrāls" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neitrāls" border="0" />var kāds man palīdzēt, lūdzu?

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Ideja" border="0" />
 
Hi,

http://www.opencores.org/browse.cgi/by_category

Paskaties zem DSP kodols kategorijā

 
Šis dokuments var palīdzēt jums

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Loti laimīgs" border="0" />Atvainojiet, bet jums ir nepieciešams pieteikumvārds, lai skatītu šo arestu

 
hey, i do HAV pdf failu, kas apraksta dizainu IIR vai FIR filtru FPGA.I dont zināt, kā pievienot pdf failu.i am sūtīt jums saiknes ar paroli.ceru, ka tas jums palīdzēs.
1.daļa: h ** p: / / rapidshare.de/files/8031212/Digital_Signal_Processing_with_FPGA.part1.rar.html;
part2:
h ** p: / / rapidshare.de/files/8033135/Digital_Signal_Processing_with_FPGA.part2.rar.html
pw: www.AvaxHome.ru

 
Hi,
Man ir vienkāršs un efektīvs risinājums Jūsu problēmu.
Mēģināt iegūt students izdevuma Matlab R14SP2 (atbrīvot 14 Service Pack 2)
Tas ir pieejams mathworks tīmekļa vietnē. (Www.mathworks.com)
instalējiet to.
tips fdatool ar komandu uzvedni.
u saņems popup GUI, kur u var izveidot filtru.
u nepieciešamību ABL!tas ir tur.
quantize filtrs, nospiežot quantize pogu.
iet uz mērķi - radīt ABL izvēlieties Verilog vai vhdl
u get kodu
ievietojiet to FPGA.
Laiks to izdarīt?max 1-2 nedēļas !!!!!!!!!!!!!

Priekā
srinivas

 
sūtīt man e-pastu ..ja jūs interesē somemore
i got daudz avotu

 
rsrinivas rakstīja:

Hi,

Man ir vienkāršs un efektīvs risinājums Jūsu problēmu.

Mēģināt iegūt students izdevuma Matlab R14SP2 (atbrīvot 14 Service Pack 2)

Tas ir pieejams mathworks tīmekļa vietnē. (Www.mathworks.com)

instalējiet to.

tips fdatool ar komandu uzvedni.

u saņems popup GUI, kur u var izveidot filtru.

u nepieciešamību ABL!
tas ir tur.

quantize filtrs, nospiežot quantize pogu.

iet uz mērķi - radīt ABL izvēlieties Verilog vai vhdl

u get kodu

ievietojiet to FPGA.

Laiks to izdarīt?
max 1-2 nedēļas !!!!!!!!!!!!!Priekā

srinivas
 
Hi karmasusila
Es neesmu labs @ izpratni īsceļiem.Kas ir sifu ...??

Priekā
srinivas

 
Sifu ir kapteinis vai skolotājs:
http://en.wikipedia.org/wiki/Sifu

 
mēģināt Matlab ....

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Ideja" border="0" />
 

Welcome to EDABoard.com

Sponsor

Back
Top