S
saikat
Guest
Vai kāds ir spējis iegūt ML402 ir DDR SDRAM darbojas ar
MIG radīts DDR kontrolieris, nevis EDK PLB / OPB DDR kontrolieris?Man ir radījuši DDR SDRAM interfeiss kodols no MIG, bet nevar radīt bit failu ar tapu bloķēšanas kā minēto noteikumu izpildi šajā padomē.DDR_CLK un DDR_CLKn signāli virza ar A10 un B10 tapas ar FPGA (V4SX35), bet ISE9.1 ir neļaujot uz karti šie signāli IOBs kā izejas signālu.
Jebkurš palīdzēt?
MIG radīts DDR kontrolieris, nevis EDK PLB / OPB DDR kontrolieris?Man ir radījuši DDR SDRAM interfeiss kodols no MIG, bet nevar radīt bit failu ar tapu bloķēšanas kā minēto noteikumu izpildi šajā padomē.DDR_CLK un DDR_CLKn signāli virza ar A10 un B10 tapas ar FPGA (V4SX35), bet ISE9.1 ir neļaujot uz karti šie signāli IOBs kā izejas signālu.
Jebkurš palīdzēt?