buferis

[al_extreme]

Im meklē METHODE lai aizsargātu ioport manas FPGA.Mana IO darbināts 100 MHz, un man ir nepieciešams iemērkšana vai PLCC pakage.Man ir vajadzīga strāvas un sprieguma aizsardzība.Paldies par jūsu palīdzību

 

[ashishjindal76]

Sveiki

ur jautājums nav skaidrs.Yu vēlas aizsargāt ur ostā.kuru piemērošana prasa aizsardzību, n kādam nolūkam u nepieciešamību iemērkšana vai PLCC paketibye
Ashish

 

[tlp71@hotmail.com]

Ko jūs domājāt?

strādāt pie 100 MHz Jums nepieciešams jaunākais FPGA ierīces, daudzas no tam ir 3.3V tikai un nevis 5 pret tolerants, kuru spriegums jūs izmantojat?
Ja jūs ievietot bufera jums ir jāizmanto ļoti ātri ierīci citādi jūs samazināt jūsu frekvence

 

[al_extreme]

Sorry par manu slikts angļu.Es curruently strādā Loģika analizators students, es vēlos, lai aizsargātu ievadi, piemēram, ja students, kas slikts savienojums buferis būs izputējis nav FPGA.Šī iemesla dēļ es gribu vienkārši paketi, lai novērstu un nodot otra easely.Es, izmantojot Spartan 2.e FPGA paldies ļoti aube par jūsu palīdzību!

 

[tom_hanks]

hiya,
u knw IO aizsardzība vienmēr ir problēma ..
i guess FPGA n iekšējo loģiku neatrisinās problēmu ..

var u jāveic īpaša PCB šo ..
Veikt visas galvenās adatas testa punktos, kas ..
un rakstīt skaidri, ka tās ievades tapu vai izejas pin ..
un, ja iespējams, sniedz tapu skaitu, arī ar šo ..

coz tās headach citādi rēķināties adatas atkal n atkal ..

tom

 

[Moira]

u teikt, u tikai vēlos pārliecināties, kuru kopumu FPGA u vajadzētu izvēlēties, nav u?
vai izstrādāt aizsargāt ciucuit?

ja paketē FPGA, iesaku PLCC, labi, u var izmantot čipa Carrie ligzdā, PLCC.
manā dizains, i izmantot CPLD, EPM7128SLC84, lai likvidētu tā expediently, i nopirka PLCC kontaktligzdu.

un izstrādāt demo kuģa, Esmu izmantojis 4 galvenes par IO pins par CPLD, visas IO pins coludn't savienot tieši ar to attiecīgajiem tapas un citas mikroshēmas uz kuģa.

 

[bibo1978]

Es neesmu pilnīgi pārliecināts, ko jūs lūdzot par to, lai es prasīs kādu jautājumu, cerams, tas var noskaidrot un palīdzēt mums, lai palīdzētu Jums.

Vai jūs darāt PCB dizains?
Kādu Lab jūs izmantojat, un lietotāji veida?
Vai jūs vēlaties panest 5-V signalizācijas par IO no SpartanIIE?
Kas ir / būs descrete sastāvdaļas Sprieguma standartus jūsu PCB?
Jūs varat izmantot BGA FPGA jūsu kuģa?

uz

 

[al_extreme]

Im darot spēju izstrādāt un PCB ar Spartan 2.e 208 pin.Es esmu ēka logique analizatoru 100 MHz.Tas tiek darīts, bet es esmu meklē veidu, kā aizsargāt ievadi.

Piemēram, ja es drīkstu kļūda ant izvirzīti 12 volti par ieguldījumu, es vēlos komponents, lai aizsargātu to.Nav mathers tas ir komponents pārtrauca 12 volti, bet man ir nepieciešams paketi par kontaktligzdu, lai mainītu to viegli PLCC vai iemērkšana.

Thank you very aube par jūsu palīdzību

 

[Git]

Esmu redzējis tādas lietas, bet es nevaru atcerēties, kur.Jūs varētu izveidot savu nelielu PCB.mikroshēmu uz augšu, piespraudes norādot no apakšas, kas tapa režģa bloku vai kaut ko.Git

 

[sp]

Jūs varat pievienot autobusu slēdzis ierīci (faktiski rezistoru, kuru var atvērt

vai slēgta) starp jūsu FPGA's IO porti un citas ierīces uz klāja.

laba vēlējumiemal_extreme rakstīja:

Im meklē METHODE lai aizsargātu ioport manas FPGA.
Mana IO darbināts 100 MHz, un man ir nepieciešams iemērkšana vai PLCC pakage.
Man ir vajadzīga strāvas un sprieguma aizsardzība.
Paldies par jūsu palīdzību