Bitu plūsmas ražošana pēc nelielas izmaiņas VHDL kods

[BlackOps]

Hello, i am izmantojot EDK 9,1Man ir pievienots standarta perifērijas, izmantojot vedni.Tad piemēram, es gribu pievienot dažas izmaiņas VHDL kods perifēro ..Bet, ja es vēlos radīt bitu plūsmas atkal ir nepieciešams atkal daudz laika ... pat tad, kad daži praktiski nemainīsies VHDL ...

Vai ir veids, nevis radīt visu VHDL kods .... bet vēlreiz ģenerēt daļu, kas mainījies?i hope u mani saprast ...cuz ir nepieciešams daudz laika

pateicība

 

[saikat]

Jūs nevarat palīdzētu draugs.Pat vienu rindiņu koda izmaiņas (vienā failā!), Kas vajadzīgs atkārtot sintēzes, īstenošanu (tulkot, karti, P & R) & programming fails paaudzes pasākumus visā vēlreiz.

Jūs varat uzlabot savu darbstaciju procesora vai palielināt RAM.Tas varētu pabeigt darbības ātrāk

<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neitrāls" border="0" />