J
jimjim2k
Guest
Čau
BestBench ir VHDL testbench konstrukcijas un analīze-rīks, kas ļauj
projektēšanu un debug a testbench neatkarīgi no iecirkņa dizainparaugu
agrāk, projektēšanas procesā.To izmanto VHDL dizaineriem
izstrādāt testbench un pārbaudīt to RTL dizainparaugiem ātrāk un vienkāršāk.
Atšķirībā no rokasgrāmatu un garlaicīgs testbench dizains, BestBench automatizē ar
procesā, radot self-checking, reaktīvs un savrupiem VHDL testbenches.
BestBench nodrošina VHDL aparatūras dizainers grafisku toolset uz
izstrādāt un analizēt stimulus un paredzamo atbildes par attiecīgo vienību
saskaņā ar testa (UUT).Rezultāts ir self-checking, reaktīvs un savrupiem
VHDL testbench.1.h ** p: / / www.geocities.com/sandra998dwcb/beast/* -> T
TNX
BestBench ir VHDL testbench konstrukcijas un analīze-rīks, kas ļauj
projektēšanu un debug a testbench neatkarīgi no iecirkņa dizainparaugu
agrāk, projektēšanas procesā.To izmanto VHDL dizaineriem
izstrādāt testbench un pārbaudīt to RTL dizainparaugiem ātrāk un vienkāršāk.
Atšķirībā no rokasgrāmatu un garlaicīgs testbench dizains, BestBench automatizē ar
procesā, radot self-checking, reaktīvs un savrupiem VHDL testbenches.
BestBench nodrošina VHDL aparatūras dizainers grafisku toolset uz
izstrādāt un analizēt stimulus un paredzamo atbildes par attiecīgo vienību
saskaņā ar testa (UUT).Rezultāts ir self-checking, reaktīvs un savrupiem
VHDL testbench.1.h ** p: / / www.geocities.com/sandra998dwcb/beast/* -> T
TNX