Atšķirība starp simulāciju un sintēzes

Tām ir dažādi objekti. Simulācijas var pārbaudīt laiku ķēdē. Sintēze var izvadīt netlist.
 
No SW dizaineru domām, Simulācija process ir sth, piemēram, atkļūdošanas procesā, bet Synthesis process ir sth, piemēram, apkopo-link-make process. :) Kas ir vairāk, Synthesis process ir galvenais punkts Eiropas Aizsardzības aģentūras tehnoloģiju, kas padara automātiskās noteikšanas procesu, kā arī interesanti ...
 
Modelēšana ir pārbaudīt funkcionalitāti dizaina un sintēzes īstenošanu dizaina uz faktisko aparatūru.
 
Simulācijas nāk pēc sintēzi. Dizains ir sintezēt first pirms simulācijas.
 
Sveiki starp simulāciju un sintēzes atšķirība ir vienkāršs simulācijas ir nekas, bet to, ko kādreiz sagaidīt loģisko funkciju pārbaudes Hardware pasaulē, ar ārpus ņemot vērā faktiskā laika grafika jautājumos ti, neto kavējumiem un ckt kavēšanos, kur kā sintēze tiek faktiski mērķauditorijas atlasi jūsu funkcionāli diezgan loģiski pārbaudīti dizainu proplerly mērķtiecīgu tehnoloģijas, piemēram, 90nm tehnoloģiju, utt Pēc tam, kad sintēze, jūs varat pārbaudīt, kāds funtionality jūs gaidāt, ir panākta ar repect visiem realitāti deviced vietā ir nepieciešams vairāk precizēt jūs varat sazināties ar mani
 
Sintēze ir saistīta ar ur Target devive arhitektūru. Simulācijas ir tikai pārbaude ur loģiskā izstrāde Paldies Usman HAI
 
[Quote = kavēšanās] Simulācijas nāk pēc sintēzi. Dizains ir sintezēt first pirms simulācijas [/quote] Nav īsti.. Atkarīgs, ko karalis simulācijas tu runā
 
Dažos vārdos: Modelēšana ir pārliecināties, ka projektēšanas darbosies kā mums paredzēti sintēze ir pārvērst iestrāde nākamā līmeņa abstrakcijas. par examle no RTL līmeņa ieejas līmenī
 
Modelēšana ir pārbaudīt savu dizainu. Tādējādi ir pirmais solis, pēc Jūsu dizaina un kodēšanas tiek darīts. Tas ir pilnīgi programmatūras darbību, ja jūs pārbaudīt savu dizainu, izmantojot simulatori, piemēram, modelsim. Šis solis ir arī sauc par funkcionālo simulāciju. Kad esat pārbaudījis savu dizainu, jums ir nepieciešams, lai virzītu jūsu iestrāde aparatūru. Tātad jums ir nepieciešams, lai pārveidotu jūsu RTL par vārtu līmeņa dizains. Synthesis ir sadalīts trīs posmos: tulkošana, optimizācija un tehnoloģiju kartēšana. Tulkojums: RTL līdz vārtiem līmeņa netlists. Optimization: tehnoloģijas neatkarīgu loģika līmenī optimizāciju, lai samazinātu aparatūra nepieciešamo funkcionalitāti. Tehnoloģijas kartēšana: tehnoloģijām neatkarīgas netlists pārveido atkarīgs no izmantotajām tehnoloģijām ones. Synthesis instrumenti darīt visas šīs darbības. Designer nepieciešams precizēt optimizācijas ierobežojumus, kas sintēze rīks mēģina novērst. Pēc sintēze ir vēl kāda simulācijas sauc Timing simulāciju. Tas var parādīties grūti pirmo reizi, bet jūs sapratīsiet to, kā jūs mācīties vairāk par to. Jums var nebūt pazīstami ar kādu terminu, nekautrējieties lūgt kādas šaubas. Regards, Jitendra.
 
sintēze ir pārskaitīt RTL kodu ieejas līmenī. simulācijas ir pārbaudīt RTL un vārtu līmeņa funkciju.
 
hi folks atšķirība starp simulationa un synthesys ir tas, ka simulācijas mēs r iespēja pārbaudīt paredzamo produkciju attiecīgajā brīdī, par kuru mēs rakstīt RTL kodu, bet synthesys nozīmē realizāciju RTL ir fiziska shēma, kodu no standarta bibliotēkas availble . Ashish
 
Salam ALL, [color = red] kavēšanās rakstīja, [/color]
Simulācijas nāk pēc sintēzi. Dizains ir sintezēt first pirms simulācijas.
Click to expand...
Faktiski Ir divu veidu 1 simulācija - uzvedības (funkcionālās) simulācija, kas tiek veikta iepriekš fit (pirms sintēze) 2 - Timing simualtion, kas tiek veikta pēc fit (pēc sintēze), lai nodrošinātu, ka tā ir sasniegusi nepieciešamo laiku. Sintēze ir process konvertētu RTL HDL dizains Gate līmeņa netlist, tad optimizēt un kartēt šo netlist saskaņā pārdevējs technolgy. Bye Sphinx
 
Es tā negribēju maldināt šeit. Literatūras partijas attiecas uz funkcionālo simulācijas bez sintēzes kodu. Tomēr tas var būt labs veids, kā pieredze dizainers, kurš ir imitētas līdzīgu moduļu iepriekšējās dizainu. Tas nedrīkst būt necessarliy gudri tērēt laiku funkcionālo simulācijas pirms sintēze jo galu galā, ja sākotnējais sintezēts ķēde ir slikts par platību vai ātrumu, tad vairākas porcijas kods tiks pārrakstīts pat ja dizains ir funkcionāli pareizi. Tāpēc jau post-sintēze ir ieteicams, lai redzētu, kādi ir sagaidāmie rezultāti.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top