Ar Post STA, Kāpēc vajadzīgs set_wire_load_model?

[tuntable]

Hi.

Kad es izlasīju "ADVANCED ASIC CHIP SINTĒZE" Book beigu daļa,

Man ir daži jautājumu.

Arī pēc sta process, kāpēc nepieciešama zemāk iespēja?

set_wire_load_model,
set_wire_load_mode.

Mēs rakstīt faktisko RC kavēšanās vērtība pēc sta skriptu.
Es domāju, ka tas ir nevis set_wire_load_model, set_wire_load_mode.

Es ceru, ka jūsu domāšanu.

Paldies.

 

[philewar]

IMHO, ja RC kavēšanās nav pilnīga, stiepļu slodze modelis ir vajadzīgs kā papildināmību.

 

[farmerwang]

Uzņemties tikai SDF fails ir atpakaļ piezīmēm pēc izkārtojuma STA, stieples slodzes modelis joprojām ir vajadzīgas, lai Aprēķināt stiepļu kapacitāti par "max_transition" & "max_capacitance" pārbaudi.Tātad, lai izvairītos, izmantojot stieples slodzes modeli, atskaitot kapacitātes būtu atpakaļ piezīmēm šādā formātā:
1."Set_load" failu
2.DSPF / RSPF
3.SPEF