alias par mainīgais VHDL

[alexz]

Vai ir iespējams izmantot alias deklarēts no mainīgā?

mainīgais MansMain: std_logic_vector (8 downto 0);
alias mybit: std_logic ir MansMain (5);

 

[nand_gates]

Kods:

Formāla definīcija:Vietnieks nosaukumu esošajiem nosaukta vienība.

Pilnīgs apraksts: Language Reference Manual § 4.3.3.Simplified Sintakse:alias alias_name: alias_type ir object_name;Apraksts:Alias paziņo alternatīvo nosaukumu jebkuru esošo objektu: signāls, mainīgas, pastāvīgas vai failu.
To var izmantot arī attiecībā uz "nevienādu priekšmetiem": faktiski viss, kas iepriekš tika deklarēts, izņemot etiķetes, cilpa rādītājus un radīt parametriem.

Alias nenosaka jaunu objektu.
Tas ir tikai konkrētais nosaukums piešķirts kādu spēkā esošo objektu.

Pseidonīmi ir prevalently izmanto, lai piešķirtu īpašus nosaukumus šķēles vektorus, lai uzlabotu lasāmību specifikācija (skat. paraugu 1).
Kad alias apzīmē šķēle objekts un nav apakštipa norāde ir sniegta, tad apakštipu objekts tiek skatīts kā tas bija apakštipa norādīto šķēli.Ja alias norāda uz kādu citu objektu, nekā gabals un neviena apakštipa norādes pamato tad objekts tiek skatīts pašā veidā, kā tā tika pasludināts.

Kad apakštipa norāde ir atbalstīta, tad objekts tiek skatīts kā tas bija apakštipa norādīta.
Gadījumā bloki apakštipu norādes var būt pretējā virzienā, nekā oriģināls objektu (piemēram, 2).

Apakštips norāde ir atļauta tikai tādu objektu alias deklarācijas.

Atsauce uz alias netieši norādi uz objektu apzīmē ar alias (piemērs 3).Ja alias norāda apakšprogrammas (ieskaitot operatoru), vai uzskaite burtiska tad parakstu (atbilstības rādītājs un rezultāts tipa) ir nepieciešama (piemēram, 4).
Sk signature for details.Piemēriiemērs 1

signāls Instrukcija: Bit_Vector (15 downto 0);

alias opcode: Bit_Vector (3 downto 0) Instrukcija (15 downto 12);

alias Avots: Bit_Vector (1 downto 0) Instrukcija (11 downto 10);

alias Destin: Bit_Vector (1 downto 0) Instrukcija (9 downto 8);

alias ImmDat: Bit_Vector (7 downto 0) Instrukcija (7 downto 0);Četri pseidonīmi, kas iepriekšējā piemērā apzīmē četrus elementus nodarbības: operācijas kods, kods, galamērķa kods un tūlītējs datu atbalstīja par dažām operācijām.
Ņemiet vērā, ka visas deklarācijas bitu skaitu apakštipa norādi un apakštipu sākotnējā objekta maču.Piemērs 2

signāls DataBus: Bit_Vector (31 downto 0);

alias FirstNibble: Bit_Vector (0 līdz 3) ir DataBus (31 downto 28);DataBus un FirstNibble ir pretēja.
Atsauce uz (0 līdz 1) FirstNibble ir līdzvērtīga norāde uz DataBus (31 downto 30).Example 3

signāls Instrukcija: Bit_Vector (15 downto 0);

alias opcode: Bit_Vector (3 downto 0) Instrukcija (15 downto 12);

.
.
.

ja opcode = "0.101" - atbilst, ja instrukcijas (15 downto 12) = "0.101"

tad

.
.
.Abi nosacījumi ir tieši tas pats, bet, kurā alias lieto ir vieglāk saprotamus.Svarīgas piezīmes:VHDL valoda rokasgrāmatu lieto vārdu "uzņēmums", lai apzīmētu valodas vienības, proti, mērķis, parametru uc Tā ir pilnīgi atšķirīga, ideja par projekta vienība.Daudz sintēze instrumenti neatbalsta pseidonīmi.