aizvaru vs flip flop

[Vaibhav Singh]

Hi all
Man ir jautājums hope you guys var palīdzēt
Es zinu, ka aizbīdni ir vienādas jutīgs un flip flop ir mala jutīgs
kā mēs varam izlemt, kuru vienības izmantošanu, kas circuit
vai kur mēs izmantot slēgmehānismi un kur mēs izmantojam flip flops un kāpēc?

 

[Old Nick]

Tu izmantošanu, kas jebkad ir viens atbilst jūsu vajadzībām.Tās var gan darīt.

 

[ljxpjpjljx]

Vairumā gadījumā varat izmantot flip-flop!

 

[vlsi_freak]

Hi Vaubhav,

Tas ir ļoti pamatjautājums.Labs googling vai meklēšanai Eda valde pati var atrast risinājumu.

Ideālā lietošanas Flip flops ir kopīgas ar dizainu, bet dažās ASIC dizainparaugiem aizbīdņi arī izmantot, jo tās ir īpašuma laiks aizņēmumiem.(Lai uzzinātu par laika aizņēmumu tikai Google).

In FPGA pamatā dizainu, nav aizbīdņi, ja vien un kamēr jūs mērķtiecīgi koda veidā.Labs dizainers vienmēr cenšas izvairīties secinājusi Slēgmehānismu viņa ABL kodu.

Hope it helps.

sveicieni,
dīvainis

 

[pmat]

Čau,
Es domāju, ka nav "labas" vai "slikta" dizaineri ...Ja jūs vēlaties sekot
pamata ASIC plūsmu, tad FF ir jūsu izvēle.Taču, ja vēlaties izmēģināt
kaut ko vairāk eksotisks (asinhronā shēmas, glitch filtrēšanu, aizņēmumu
utt), tad mēģiniet slēgmehānismi.Jebkurā gadījumā iemācīties izmantot gan ...Asinhronais
dizains kļūst arvien populārāks, tāpēc FF nav panaceja ...

Pavlos