aizkaves līniju sintēze

[steven852]

Hi,

Es gribēju sintēzes aizkavēšanos līnijas, piemēram, 2ps kavēšanās standarta bibliotēka, manā modulī.Pēc tās apkopošanas, viss šķita atrast izņemot to, ka kavēšanās līnija nebija vietā.Nav kļūda tika ziņots.Es biju neizpratnē, kāpēc tas neuzrādīja augšu.Tātad, es vēl ļoti vienkāršs modulis satur tikai kavēšanos līnija, kas savieno ieejas un izejas.Joprojām bija bez kavēšanās saskaņā izkārtojumu, bet dizains kompilators atpakaļ brīdinājums saka: "ievade ir tieši savieno ar produkciju".

Kā izskaidrot šo un to, kā sintēzes aizkavēšanos līnijas?

 

[jackson_peng]

izmantot set_min_delay komandu, lai pievienotu ierobežot par aizkavēšanos ceļā;

Lopbarības-througth ceļu, izmantot set_fix_multiport lai pievienotu buferis uz barību, ar ..

 

[steven852]

Paldies.Ja izmanto set_ * komandu DC, tie rada papildu aparatūru pēc sintēzi?Arī es vēlos zināt, kāpēc kavēšanās neuzrādīja augšu.Turpmāka palīdzība ir appreciated.

Paldies