ABL kompilators vs Modelsim

[research235]

Hello guys,

es lietoju dizains kompilators sintēzes ar dažādām iespējām, kas tagad pēc sintēze i rakstīt failu verilog formātā, ko pēc sintēzes simulāciju.

Tagad mans dought, es esmu teicis, lai izmantotu modelis sim par simulēšanu es esmu tikai woundering kāpēc nav iespējams man mums ABL apkopotāja konspekts ..i ir nver izmanto ABL compier ..bet ModelSim jā ..

ir tā, ka es nevaru redzēt laika zoba formas ABL kompilators ...Poga-Smith

 

[news]

Read more...

 

[Gliss]

Es varētu būt kļūdaina, bet es uzskatu, jums Design Compiler's netlist ražošanu, lai varētu darboties ieejas līmenī, pēc sintēze simulāciju.ABL kompilators ražo produkciju Synopsys iekšējā formātā.
Ja jums ir DC un ModelSim, jums nav nepieciešams nekas cits, lai veiktu vārtu sim.

 

[rsrinivas]

jā,
u nepieciešama DC un modelsim tas ir pietiekami.
sastādīt netlist.v testbench.v un bibliotēka
failu no DC corelib.v in modelsim un U ir
saņemt gaidītos rezultātus paredzēts ur kods (original)
ir iesniedzis pareizu netlist.

 

[research235]

Well guys

Thanks a lot, lai ur ierosinājumiem, ir ļoti lietderīgi, taču atkal ..Es gribētu zināt, ka nav iespējams izmantot ABL kompilators tikai par simulāciju gan RTL un ieejas līmenī ..

Poga-Smith