3D-Array Port (dabas diapazonā <>)

[vollbr0t]

Hi, es gribētu, lai izveidotu modulis (A) ar 3d matricas ostā. Lai izveidotu masīva-ostas i ir izmantot packge deklarēt tipa masīvu. Man tas patīk šī: TYPE test_type ir masīvs (dabiskās izplatības areālā, dabiskās izplatības areālā, dabas diapazons) std_logic; man ir izmantot "dabas diapazons" attiecībā uz visiem trīs dimensijas, jo portwidth ir atkarīgs generics nodots: struktūra, ir vispārējs (gen_1: dabas: = 5, gen_2: dabas: = 6, gen_3: dabas: = 7), ostas (matrica: IN test_type (gen_1 downto 0, gen_2 downto 0, gen_3 downto 0)); simulācijas works fine ar šo , bet sintēze i get "Matrix neatbalsta vēl" uz 3D-Port-Line. Sakarā ar nepieciešamās "dabiskās izplatības areālu" i nevar izmantot apakšgrupas deklarāciju paketē, un iet patentbrīvo uz iepakojuma nelietot dabiskās izplatības areālu nav iespējama. Vai jums ir kāda ideja, kā iegūt to syenthesis? Ar cieņu, Jan

 

[TrickyDicky]

Vienīgā atbilde ir izmantot citu synthesisor. daudzdimensiju masīvus netiek izmantots ļoti bieži, un daži synthesisors var neatbalstīt tos. Kāpēc synthesisor un kāda versija jūs lietojat? Bet mans jautājums ir, kāpēc Jūs veicāt 3D matricu std_logic? kāpēc havent veicāt 2d matricu std_logic_vector?

 

[vollbr0t]

i don nav jādomā, ka tā iespējams pasludināt kaut kas līdzīgs šim: TYPE test_type ir masīvs (dabiskās izplatības areālā, dabas diapazons) std_logic_vector (dabas diapazons); * rediģēt es esmu, izmantojot ISE 13,2

 

[TrickyDicky]

1. jums ir noteikt garumu std_logic_vector, kad paziņo, ka tā, lai tā būtu: type test_type ir masīvs (dabiskās izplatības areālā, dabas diapazons) std_logic_vector (7 downto 0), ja vien jūs varat atrast VHDL 2008 saderīgu synthesisor, kur var atstāt std_logic_vector kā dabiskās izplatības areālā. Es izvairītos no atzīst bloki no std_logic - tas padara dzīvi mazliet kaitinošas. 2. I dont izmantot ISE, bet es zinu, Quartus (Altera), visticamāk, atbalstīs to. Xilinx ir slavens ar to mazliet lēns, lai panākt ar visiem pārējiem!

 

[vollbr0t]

bet tas ir problēma: visi trīs dimensijas ir jābūt sugas!

 

[permute]

Jums var būt nepieciešams veikt soft tipa. piemēram: std_logic_vector (M * N * P-1 downto 0) un pēc tam veikt indeksāciju, lai iegūtu īpašus izdevumu posteņus.