16 bit Upcounter in VHDL (ISE 4.2)

[kollosse]

Čau,

Kā es varu progammed 16bit upcounter saskaņā VHDL.

I use ISE 4.2 un XC9572XL PLCC44 CPLD (XILINX)

Cik man ir assing Counter-outputs [D15 .. D0], lai tapas.

Atvaino, bet mana angļu valoda nav tik laba.

Johans

 

[maestor]

lasīt jūsu e-pasta Es saprotu, ka esat Newbie uz VHDL un FPGA / CPLD projektēšanā, ir tas, ka labi?

Šādā gadījumā jums ir nepieciešams zināms pamats, pirms cept mikroshēmā.Es ieteiktu jums ir apskatīt dažus tutorials (meklēšana šajā grupā), no VHDL un FPGA / CPLD dizains.

Pamatfāzes

<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" />

:

1) rakstīt jūsu VHDL par counter
2) modelētu tā
3) sintezēt to
4) P & R tā, lai tas jums nepieciešams, lai apzinātu, tā pirmo reizi lietojot UCF (User ierobežojums File), tas fails ir, ja rakstāt LOC (atrašanās vieta) jūsu tapas, ja jūsu iekšējā signāli ir savienoti.

Labu veiksmi,
- Maestor

 

[Al Farouk]

Es uzskatu, ka maestor ir tiesības
ja fonds ISE varat atrast piemērus, kas satur VHDL kodu counter.un ātri rokasgrāmata pieejama no palīdzība bija ātri GUID, kas izskaidro pin uzdevums

sveicieni