16-bit BCD summators

L

leoren_tm

Guest
16-bit BCD papildinātāja Kas tas ir summators darīt?
ty in afvance

 
<img src="http://gallery.dpcdn.pl/imgc/News/62098/g_-_550x412_-_s_62098x20150401194553_0.jpg" alt="image" />Microsoft wczoraj zaprezentował nowy tablet. Surface 3 zapowiada się na naprawdę dobre urządzenie. Jednak czy na rynku zdominowanym przez tanie urządzenia z Chin jest miejsce na kolejny drogi tablet? Odpowiedż nie jest prosta, ale na pewno wiemy, że firma z Redmond to nie Apple i ma innych klientów, którzy nie rzucą się na nowy produkt, wykupując niemal cały nakład. Dodatkowo Surface 3 będzie…<img src="//feeds.feedburner.com/~r/dobreprogramy/Aktualnosci/~4/AN1o6RIlssA" height="1" width="1" alt=""/>

Read more...
 
leoren_tm,
16 bitu summators apstrādā datus kā četras BCD (Binary Coded Decimal) cipariem.Katrs cipars var pieņemt vērtības 0-9 tikai.Vērtības AF (10 - 15) tiek uzskatīta par spēkā neesošu.Summators pieņem divas 4 BCD cipariem, kā arī veikt kā izejvielas, un nodrošina 4 ciparu summu plus veikt kā izlaidi.
Sveicieni,
Kral

 
heksadecimālajā numuru izmanto, lai pārstāv 16 bit, lai no tā heksadecimālo summators ...........

 
slikti būt kodēšanas to VHDL, vai jūs varat man palīdzēt atrast specificatoin tā?

 
ok tā 16 bitu bcd funkciju papildinātājs tiek ņemts nekas, bet bcd papildinātāja kuru var pievienot divas vai vairāk 4 bcd ir ..... atšķirība starp šo un parasto funkciju papildinātājs tiek ņemts jus, ka atbilde, ja u iegūt no.lielāka nekā (1001) 9, tad u jāpievieno 1100 (6), un iegūtu vienu veikt ......

 
hmm .... vai varat xplain to daudz Beter?
IP, kas ir problēma, lai padarītu VHDL kodu, coz i dont know struktūra ....
Vai jūs varat pēc struktūras ir? /
thnx iepriekš

 
leoren_tm wrote:

hmm .... vai varat xplain to daudz Beter?

IP, kas ir problēma, lai padarītu VHDL kodu, coz i dont know struktūra ....

Vai jūs varat pēc struktūras ir? /

thnx iepriekš
 
Jūs varat post pls google link?vai pdf ... im mēģinājis kādu info, bet man tiešām ir grūti atrast to ...

 
Man ir grūti ticēt, ka jūs nevarat atrast kaut ko internetā par to.Mans minējums ir, ka jūs esat jauns, lai VHDL un tas ir sakne jūsu problēma (izņemot, ka tas ir BS post).Tāpēc es būs piemērs puse papildinātāja (viena bitu summators).

Ex 1.Add (2) vienu bitu vērtības.

vienība one_bit_adder ir
osta (x, y: in std_logic;
summa, jābūt: no std_logic);
gada beigām uzņēmumam;

arhitektūra uzvedības one_bit_adder ir
sākt
summa <= x XOR y;
carry <= x un y;
end arhitektūra uzvedība;

Cerams, ka tas jums palīdzēs iegūt savu 16-bitu summators īstenošanu.

 

Welcome to EDABoard.com

Sponsor

Back
Top