10ns CPLD un 133MHz autobusu

[Buenos]

Kā var strādāt CPLD, pamatojoties perifēro, kas saistīti ar 133MHz DSP ārējo autobusu PCB?

Kā var piekļūt DSP šim?tikai ar daudz gaidīt ciklu?

Kāda ir saistība starp max 300MHz takts frekvenci, un iekšējo 6ns kavēšanos (-6 ātruma pakāpe)?Ko tā var darīt, 256MHz ar 6ns iekšējo kavēšanās?Es domāju, ka tā ir pretruna.

Ja es projektēšanas 5 pakāpju sinhronā kombinatorisku loģiku, tas ir nepieciešams 6ns/stage radīt izejas?

 

[Buenos]

Vai es lūgt dažas stulba lieta?

 

[Varonis]

Jums ir nepieciešams sniegt dažus papildu paskaidrojumus.

Periods 133MHz autobusu ir 7.5ns.Setup un turiet laiks CPLD reģistros jābūt mazāk nekā šajā laikā.

Maksimālā frekvence CPLD atkarīgs no kritisko ceļu savu dizainu, lai pārbaudītu CPLD ziņojumu un izvēlēties atvēlēto ātruma pakāpes, lai mazinātu kavēšanos par kritisko ceļu.

 

[Buenos]

ceļu kavēšanās.ok.
thanx.