Šaubas sistēmā verilog

D

deepu_s_s

Guest
Hi friends, es nesapratu jēdzienu arodbiedrību SV. Pls pasakiet man any1 kā arodbiedrības noderīgas sistēmas verilog. Kādas ir atšķirības starp arodbiedrībām un struktūras atšķirība? kādi ir tagged arodbiedrībām. un arī kāda ir atšķirība starp iesaiņoti struktūrām un izsaiņot struktūras atšķirības. Paldies un uz Deepak
 
es varu palīdzēt U AR atšķirība SAVIENĪBAS UN STRUKTŪRA: Kad U APLIECINA mainīgie SAVIENĪBU, MEMORY PIEŠĶIRTIE Savienība lieluma maksimālo izmēru Savienības atšķirīga un nav PAR MAINĪGO IZMĒRI SUM ... . Tā struktūru, no kopējā piešķirtā atmiņa ir summa, mainīgo lielumu .... Pieņemsim, ka u atzīt trīs mainīgos lielumus par 2byte, 4byte un sirds vienotībā atmiņas piešķirti savienība ir 8byte 8byte u atzīt trīs mainīgos lielumus par 2byte, 4byte un struktūra 8byte atmiņas piešķirti celtne ir 14byte .....
 
hi nan, pieņemsim, ka es deklarēju 3 mainīgie dažādu izmēru .. var1 vai 2 baitus var2 no 4 baitiem var3 8 baitiem. Saskaņā ar iepriekš minēto atbildi, ir vērtības var1 un var2 ir zaudētas?
 
Hi, 1. par arodbiedrības ..... pieņemsim, ka a. Izsaiņot Savienības ---> modulis top (); typedef Savienībā {int a; mazliet b;} Savienībā 1, Savienībā 1, sākotnējo sākt ax = 1; / / laikā = 0 x = 1 un b = 1 # 2 ax = 2 / / laikā = 2 x = 2 un b = 0, jo b punktos x [0] end b. Iepakots Savienības ---> visi elementi, ir jābūt ar tādu pašu platumu vai jūs saņemsiet kļūdas: # Iepakots savienība laukiem jābūt sagrupētām pašu platumu
 
1.Unions, kad tās deklarē, pildījuma ir synthesizable un izsaiņot nav synthesizble. 2. Iepakots Apvienības atmiņas sadalījumu robežojas biti, kur, kā izsaiņot nav nevienu atmiņas sadali tur mainīgie 3. Iepakots Apvienības ļauj daļēji izvēlēties un mazliet izvēlieties, kur kā izsaiņošanas nav
 
savienības daļa atmiņas vietas, bet struct ir neatkarīgs atmiņu!
 

Welcome to EDABoard.com

Sponsor

Back
Top