īstenošanu VHDL design.Please Help!!

[srkumar26]

Sveiki visiem,

Man ir VHDL dizainu un man programma ir par FPGA manā absolvents projektu.Mums ir Celoxica RC200 dēļi pieejama mūsu kolēģija.var ievades datiem, kas vajadzīgi, lai izstrādātu paredz no PC (saskarsme uz klāja).ja tas nav iespējams dati tiktu glabāti to SRAM bankas un lasīt uz FPGA.kāds lūdzu man palīdzēt un pastāstīt, kā to izdarīt.
paldies jums
Kumar

 

[jacklalo020]

Sveiki,
Es daži pētījumi internetā, un tas ir rokasgrāmata jūsu kuģa
http://www.celoxica.com/techlib/files/CEL-W0310061254-135.pdf
Tas aprakstīs jums citu ceļu, lai ielādētu dizainparaugs, FPGA.Vienkārši pieslēgt paralēli osta, powert un ugunsgrēka ietekmes programmatūras ISE tas būs pavisam vienkārši
Varat izmantot arī JTAG kabelis darīt, ja jums ir šī iespēja jūsu kuģa.Jāapzinās, ka Jums var ielādēt failu. Bitu, uz PROM, lai nav programma ar FPGA katru reizi, kad slēgt jaudas.
Labu veiksmi