Noteikumi | Jaunākās publikācijas | topic RSS | Meklēt | Reģistrēties | Pieslēgties

Sinhrona un asinhrona dizaina SOC sastopas



Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Metodoloģijas & Tools (Digital) -> Sinhrona un asinhrona dizaina SOC sastopas
Teksts arābu valodā Bulgāru versija Catalan versija Czech version Dāņu versija Vācu versija Greek version Angļu versija Spanish version Finnish version Franču versija Hindi versija Croatian version Indonēziešu versija Itāliešu versija Hebrew versija Japāņu versija Korejiešu versija Lithuanian version Latviešu versija Dutch version Norvēģu versija Polish version Portuguese version Rumāņu versija Krievu versija Slovak version Slovenian version Serbu versija Zviedru versija Tagalogu versija Ukraiņu versija Vjetnamiešu versija Ķīniešu versija
Autors Message
vlsitechnology



Joined: 01 Nov 2007
Ziņojumi: 250
Pateicoties: 6


Post 06 Nov 2007 20:47 Sinhrona un asinhrona dizaina SOC sastopas

Kāda ir atšķirība starp sinhrono un asinhrono dizains

Ja mums ir divas pulksteņi ar sinhrono dizains tad būs iespēja, ka manu šķībs neatbildīs konstrukcijas prasības pēc veicot optimizāciju arī tad tajā laikā, kā SHD i optimizētu dizains?
var kāds paskaidrot mani?
Atpakaļ uz augšu
gliss



Pievienojies: 23 Apr 2005
Ziņojumi: 666
Pateicoties: 61
Location: Boston Metro Area


Post 06 Nov 2007 21:40 Sinhrona un asinhrona dizaina SOC sastopas

Sinhrona sistēmas virza pulksteni tīklos. Asinhronas tiem nav. SOC ir automatizēta instrumentus laika analyzis un optimizāciju. Jūs varat izmantot šos instrumentus dažādos punktos plūsmu. Pēc pulksteņa koku sintēze jums var veikt optimizāciju, piemēram, kustīgu bloki ap un mainīgiem / pievienot pulksteni buferiem.

Piemēram, ja ir pārāk daudz scew, varat aizstās un reroute konstrukcijas, nomainiet pulksteni koku shēmu, izmantot dažādas buferi / etc. Kad jūs šo pilnveidošanas jums, iespējams, izmanto lielāku platību un vairāk varas,

Arī lielākā daļa labu ASIC bibliotēkās ietver divas reizes par buferi, viena vispārīgai lietošanai un vienu speciāli pulksteni signālu, pārliecinieties, ka jūs, izmantojot atbilstošas uzņēmumiem.
Atpakaļ uz augšu
Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Metodoloģijas & Tools (Digital) -> Sinhrona un asinhrona dizaina SOC sastopas
Lapa 1 no 1 Laika formāts GMT 2 Hours


Abuse | | Administrators | | Moderatori | | Support mums | | sitemap
topic RSS